Evolutionary of DDR—IC设计,移知---半导体教育领航者,jimmy20208,课程概述 随着DDR高带宽与低功耗的应用环境，这意味着越来越高的设计要求。如何在1V电压设计超过4Gbps的传输速度的DDR接口成为电路设计工程师的首要难题。 本次课程注重介绍高速传输时的非理想效应以及解决手段，例如如何提高IO的速度，降低信号反射，Slew rate 以及输出阻抗的校准等。 主讲嘉宾 Morris 具有丰富的模拟电路设计经验，专注于高速接口电路设计，并成功设计过DDR3，DDR4以及LPDDR4 课程大纲 DDR的发展 DDR的高速度与低功耗设计 DDR非理想效应以及现在的解决手段 DDR的未来 适用人群：初级工程师