System Generator & HLS信号处理,猫叔Rex,学习问题 1.如何使用System Generator设计常规的数字信号处理，如FIR滤波器、CIC滤波器、半带滤波器、数字下变频(DDC)、FFT、DDS、调制等； 2.FIR滤波器的系数如何在线实时更新？增益如何计算？输出应该怎么截位？ 3.级联滤波器如何设计？哪一级滤波器的性能应该更好？ 4.如何使用Vivado HLS设计高速并行信号处理，如高速并行FIR抽取滤波器、高速并行FIR插值滤波器、高速并行DDS、高速并行DDC等； 5.如何用Vivado HLS完成16QAM的载波同步功能； 6.如何在FPGA中进行任意的小数倍插值，比如插值1.01倍应该怎么实现； 这些知识点，都是初级的FPGA工程师转向高级FPGA工程师的必学技能！ 课程亮点 1. 用System Generator和Vivado HLS来完成数字信号处理，更加灵活，更加方便，调试效率大大提高 2. 内容深入，从常规的串行数字信号处理到高速并行数字信号处理 适用人群：FPGA工程师、信号处理算法工程师